(資料圖)
本期投資提示： Rubin CPX 專為計(jì)算密集的Prefill 階段優(yōu)化， BOM 成本或低至Rubin 的1/4。英偉達(dá)發(fā)布Rubin CPX，專門針對AI 視頻生成和軟件開發(fā)等大規(guī)模上下文處理任務(wù)。根據(jù)SemiAnalysis 預(yù)測，Rubin CPX 將以單光罩尺寸提供20PFLOPS 的NVFP4 稠密算力（Rubin 雙光罩尺寸，33PFLOPS），128GB GDDR7（Rubin 288GB HBM4）；可集成到VR200 Oberon NVL144 中，也可作為獨(dú)立機(jī)柜Scale-out 至AI 集群中運(yùn)行，為終端客戶優(yōu)化TCO。CPX 定于2026 年底上市?！ PX 實(shí)質(zhì)性降低Prefill 階段的首token 輸出及KV Cache 生成成本。PD 分離機(jī)制是將AI 推理過程分為兩個(gè)獨(dú)立階段的系統(tǒng)設(shè)計(jì)。Prefill（預(yù)填充）專注高吞吐計(jì)算以處理大量輸入數(shù)據(jù)，Decode（解碼）則依賴高速內(nèi)存?zhèn)鬏斨餿oken 輸出。基于工程優(yōu)化降本思路，可以將Prefill、Decode 階段分離至不同硬件節(jié)點(diǎn)實(shí)現(xiàn)。Prefill 節(jié)點(diǎn)可以增加算力并減少存力，Decode 節(jié)點(diǎn)可以減少算力并增加存力。 Token 經(jīng)濟(jì)性提升至少來自4 個(gè)因素。1）提高計(jì)算效率，針對NVFP4 格式優(yōu)化。該項(xiàng)性能提升可能源自將die 面積資源專門用于增加 NVFP4 計(jì)算單元數(shù)量。2）GDDR 取代HBM，每GB 成本相較HBM 可降低50%。3）CPX 預(yù)計(jì)將采用成熟的FCBGA 單die封裝，規(guī)避CoWoS 帶來的成本上升和良率損失。4）CPX 無須NVLink Scale-up，而是基于PCIe 6.0，通過CX-9 進(jìn)行Scale-out，可節(jié)約8,000 美元/GPU 的擴(kuò)展成本。 算力密度、集成復(fù)雜度提升，驅(qū)動(dòng)互聯(lián)、液冷、組裝增量。VR200 CPX 新增8 個(gè)CPX，托盤內(nèi)以硅含量計(jì)的算力密度明顯提升。相應(yīng)的，功能單元排布、連接（銅纜/PCB 變化）、帶寬（網(wǎng)卡數(shù)量）、供電及散熱均相應(yīng)變化。 變化1）新增PCB 正交中板。來自HPM 母板的PCIe 信號通過連接器進(jìn)入PCB 正交中板，再通過另一側(cè)連接器傳輸?shù)阶影迳系腃X-9 NIC 和Rubin CPX。通過升級正交中板及子板的CCL 材料，可以確保良好的信號完整性。 變化2）CX 網(wǎng)卡至OSFP 端口的Overpass 線纜得以取消。在VR200 計(jì)算托盤的新排布中，CX-9 網(wǎng)卡從托盤后部移至前部，與OSFP 端口的距離得以縮短，傳輸路徑損耗降低，得以通過PCB 連接。Overpass 線纜取消，提高可維護(hù)性并減少空間占用?！ ∽兓?）托盤內(nèi)功率密度提升，液冷用量提升。預(yù)計(jì)Rubin CPX 和CX-9 網(wǎng)卡從托盤后部移至前部的另一潛在原因系為均衡熱源分布。為冷卻托盤前部的合計(jì)TDP 達(dá)到7040W的8 塊CPX，散熱方式也須從風(fēng)冷升級為液冷。上下兩個(gè)CPX PCB 將共享一塊液冷板，通過充分利用1U 托盤高度及冷板雙面空間，實(shí)現(xiàn)最大的計(jì)算資源密度?！ 〗ㄗh關(guān)注：1）PCB/CCL 增量：勝宏科技、方正科技、鵬鼎控股、景旺電子、滬電股份，生益科技，菲利華、中材科技、宏和科技，東材科技。2）連接器增量：立訊精密；3）集成復(fù)雜度提升：工業(yè)富聯(lián)；4）液冷用量提升：英維克、領(lǐng)益智造、比亞迪電子。 風(fēng)險(xiǎn)提示：技術(shù)路線不確定的風(fēng)險(xiǎn)， AI 投資需求不及預(yù)期的風(fēng)險(xiǎn)。【免責(zé)聲明】本文僅代表第三方觀點(diǎn)，不代表和訊網(wǎng)立場。投資者據(jù)此操作，風(fēng)險(xiǎn)請自擔(dān)。
【免責(zé)聲明】本文僅代表第三方觀點(diǎn)，不代表和訊網(wǎng)立場。投資者據(jù)此操作，風(fēng)險(xiǎn)請自擔(dān)。
